@ 公 開 特 許 公 報 (A) 平1-97008

⑤Int Cl.⁴	識別記号	庁内整理番号		個公開	平成1年(19	89)4月14日
H 03 K 3/037 3/356 17/56 19/00 19/08	101	Z -8425-5 J D -8626-5 J F -7190-5 J E -8326-5 J A -8326-5 J	審査請求	未請求	発明の数 1	(全10頁)

図発明の名称 半導体集積回路装置

②特 願 昭62-254877

塑出 願 昭62(1987)10月9日

②発 明 者 市 ノ 瀬 東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

⑪出 願 人 株式会社日立製作所 東京都司

東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 徳若 光政

明神

1. 発明の名称

半導体集積回路装置

2. 特許請求の範囲

- 1. 一対の相補信号を伝達する第1及び第2のパイポーラ・CMOS複合ゲート回路と、上記第1のバイポーラ・CMOS複合ゲート回路の出力端子と上記第2のバイポーラ・CMOS複合ゲート回路の出力端子との間に設けられその入力端子及び出力端子が互いに交差接続される第1及び第2のCMOSインバータ回路とを具備することを特徴とする半導体集積回路装置。
- 2. 上記第1及び第2のバイポーラ・CMOS複合ゲート回路ならびに上記第1及び第2のCMOSインバーク回路は、バイポーラ・CMOSフリップフロップ回路に含まれるものであることを特徴とする特許請求の範囲第1項記載の半導体集積回路装置。
- 3. 上記パイポーラ・CMOSフリップフロップ 回路は、さらに上記第1及び第2のパイポーラ

- ・CMOS複合ゲート回路の前段に設けられるデータ保持用のラッチを含み、上記相補信号は、上記ラッチの非反転出力信号及び反転出力信号であることを特徴とする特許請求の範囲第1項 又は第2項記載の半導体集積回路装置。
- 4. 上記第1及び第2のバイポーラ・CMOS復合ゲート回路の出力信号は、ほぼ同時に状態選移するように設計されることを特徴とする特許請求の範囲第1項。第2項又は第3項記載の半導体集積回路装置。
- 5. 上記第1及び第2のСMOSインバータ回路は、上記バイポーラ・СMOSフリップフロップ回路のデータ保持用のラッチを兼ねることを 特徴とする特許請求の範囲第1項又は第2項記 載の半導体集積回路装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、半導体集役回路装置に関するもので、例えば、パイポーラ・CMOS複合ゲート回路を基本構成とするマイクロコンピュータ等の高

速論理集权国路等に利用して有効な技術に関する ものである。

(従来の技術)

CMOS (相補型MOSFBT) とトーテムポール接続される一対の出力パイポーラトランジスタとからなるパイポーラ・CMOS複合ゲート回路がある。また、このようなパイポーラ・CMOS複合ゲート回路を基本構成とするマイクロコンピュータ等の論理集積回路がある。

バイボーラ・CMOS複合ゲート回路については、例えば、日経マグロウヒル社発行、1986年3月10日付「日経エレクトロニクス」の19 9頁~217頁に配載されている。

(発明が解決しようとする問題点)

本願発明者等は、上記のようなマイクロコンピュータを構成する基本論理回路の一つとして、第7図に示されるようなバイポーラ・CMOSフリップフロップ回路を、この発明に先立って関発した。このバイポーラ・CMOSフリップフロップ回路は、CMOSインバータ回路N9とCMOS

ランジスタT1及びT 2 等を含む。したがって、これらのパイポーラ・C M O S 複合ゲート回路の出力信号のハイレベル V n は、出力トランジスタT1等のベース・エミッタ電圧 V mc 1 分だけシフトネれ

VH - Vcc - Vat 1

となる。同様に、上記パイポーラ・CMOS複合ゲート回路の出力信号のロウレベルV」は、出力トランジスタT2等のベース・エミッタ電圧Vee
2 分だけシフトされ、

V L - V ss + V BE 2

となる。このため、パイポーラ・CMOSフリップフロップ回路の出力信号振幅が圧縮され、後段の論理ゲート回路等までの配線長が制限されるとともに、後段回路として多人力の論理ゲート回路を使用できないなど、いくつかの点で設計制約を受けるものである。

この発明の目的は、パイポーラ・CMOS複合 ゲート回路を介して伝達される相補信号の援幅を CMOSレベルまで拡大することにある。この発 クロックドインバータ回路CN4が交差接続されてなるデータ保持用のラッチと、このラッチの反転及び非反転出力信号を伝達するバイボーラ・CMOSインバータ回路BN4とを含む。上記ラッチの状態は、クロック信号CKが不透路BN4とされるとき、入力データDに従って透路BN4の出力信号は、それぞれバイボーラ・CMOSフリップフロップを出力信号によりでないる。これにより、クロ及び反転出力信号である。これにより、クロ及び反転出力信号である。これでは、対対の方法である。ともに、比較的大きな駆動能力を持つものとされる。

ところが、上記のようなパイポーラ・CMOSフリップフロップ回路には、次のような問題点があることが、本願発明者等によって明らかとなった。すなわち、上記パイポーラ・CMOSインバータ回路BN3及びBN4等のパイポーラ・CMOS複合ゲート回路は、第5図に示されるように、トーテムポール接続されるパイポーラ型の出力ト

明の他の目的は、バイポーラ・CMOSフリップ フロップ回路等を含むマイクロコンピュータ等の 設計自由度を大きくすることにある。

この発明の前記ならびにその他の目的と新規な 特徴は、この明細音の記述及び添付図面から明ら かになるであろう。

(問題点を解決するための手段)

本願において関示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、パイポーラ・CMOSフリップフロップ回路等において、一対の相補出力信号を伝達する2個のパイポーラ・CMOS複合ゲート回路の出力過子の間に、その入力過子及び出力過子が互いに交差接続される2個のCMOSインバータ回路を設けるものである。

(作用)

上記した手段によれば、交差接続される2個のCMOSインパータ回路により相補出力信号の振幅をCMOSレベルまで拡大できるため、パイポーラ・CMOSフリップフロップ回路の高速性を

維持しつつ、その駆動能力を増大させ、後段回路 に係る設計自由度を大きくすることができる。 (実施例1)

第1図には、この発明が適用されたパイポーラ ・CMOSフリップフロップ回路の一実施例の回 路図が示されている。また、第3図ないし第5図 には、第1図のバイポーラ・CMOSフリップフ ロップ回路を構成するCMOSインパータ回路。 CMOSクロックドインパータ回路及びパイポー ラ·CMOSインバータ回路の一実施例の回路図 が示されている。この実施例のパイポーラ・CM OSフリップフロップ回路は、特に制限されない が、マイクロコンピュータを構成する基本論理回 路として使用される。マイクロコンピュータを提 成する各プロックには、それぞれ複数のパイポー ラ・CMOSフリップフロップ四路が含まれる。 第1図及び第3図ないし第5図の各回路業子は、 マイクロコンピュータを構成する他の回路業子と ともに、特に制限されないが、単結品シリコンの ような1個の半導体基板上において形成される。

れる。MOSFETQ1及びQ11のゲートは共通結合され、このCMOSインバータ回路の入力 娘子iとされる。また、MOSFBTQ1及びQ 11の共通結合されたドレインは、このCMOS インバータ回路の出力値子のとされる。これによ り、CMOSインバータ回路は、入力嫡子iに供 給される入力信号のレベルを反転し、そのハイレ ベルをほぼ電源電圧Vecとしそのロウレベルをほ は電源電圧VssとするCMOSレベルの出力信号 として、出力嫡子のに伝達する。

一方、CN2等のCMOSクロックドインバーク回路は、第4図に示されるように、電源電圧Vssとの間に直列形態に扱けられるPチャンネルMOSFETQ12、Q13により構成される。MOSFETQ2のゲートは反転クロックトは非反転クロック入力端子cに結合され、MOSFETQ13のゲートは非反転クロック入力端子cに結合され、MOSFETQ12のゲートは共通結合され、COCMOSクロックドイン

これらの図において、チャンネル(バックゲート) 部に矢印が付加されるMOSFETはPチャンネル型であって、矢印の付加されないNチャンネルMOSFETと区別される。また、図示されるバイポーラトランジスタは、すべてNPN型トランジスタである。以下、第1図及び第3図ないし第5図の回路図に従って、この実施例のバイポーラ・CMOSフリップフロップ回路の構成と動作の概要を説明する。

第1図において、この実施例のバイポーラ・CMOSフリップフロップ回路は、特に制限されないが、CMOSインバータ回路N3及びCMOSクロックドインバータ回路CN2が交差接続されてなるデータ保持用のラッチを基本構成とする。

ここで、N3等のCMOSインパータ回路は、第3図に示されるように、例えば+5Vとされるような電源選圧Vccと、例えば0Vすなわち接地 電位とされるような電源電圧Vssとの間に直列形 態に設けられるPチャンネルMOSFETQ1及 びNチャンネルMOSFETQ11により構成さ

パータ回路の入力嫡子iとされる。また、MOSPETQ3及びQ12の共通結合されたドレインは、このCMOSクロックドインパータ回路の口ックドインパータ回路は、CMOS力は、反転クロックはサインパータ回路は、反転クロックは特合とのでは、反転クロックは特合とでは、大力嫡子のに供給されるとを反対がハインでは、出力嫡子のに伝達する。このとき、インのにおける信号を関係に、CMOSレベルとされる。

第1図において、データ保持用のラッチを構成するCMOSクロックドインバータ回路CN2の反転クロック人力強子でには、クロック信号CKが供給される。また、CMOSクロックドインバータ回路CN2の非反転クロック人力過子でには、上記クロック信号CKのCMOSインバータ回路N4による反転信号すなわち反転クロック信号CKが供給される。

CMOSインパータ回路N3の入力協子には、さらにCMOSクロックドインパータ回路CN1を介して、入力データDの反転信号が供給される。CMOSクロックドインパータ回路CN1の非反転クロック入力協子cには、上記クロック信号CKが供給され、その反転クロック入力協子cには、上記反転クロック信号CKが供給される。これにより、CMOSクロックドインパータ回路CN1は、上記CMOSクロックドインパータ回路CN1とと相補的に伝達状態とされる。

CMOSクロックドインバータ回路CN2の出力協子は、上記CMOSインバータ回路N3の入力協子に結合されるとともに、バイボーラ・CMOSインバータ回路BN1(第1のバイボーラ・CMOSゲート回路)の入力協子に結合される。バイボーラ・CMOSインバータ回路BN1の出力信号は、このバイボーラ・CMOSフリップフロップ回路の非反転出力信号Qとされる。同様に、CMOSインバータ回路N3の出力協子は、上記CMOSクロックドインバータ回路CN2の入力

タT1のベース電位がほぼ電波電圧 V cc とされる ことから、出力トランジスタT1のベース・エミッタ電圧 V ec : 分だけシフトされ、 V n = V cc - V ec :

となる。一方、パイポーラ・CMOSインパータ 國路の入力婦子」がハイレベルとされるとき、出 カトランジスタT1のペースはロウレベルとなり、 出力トランジスタTlはカットオフ状態となる。 、また、入力増子 i がハイレベルとされることで M OSPBTQ17がオン状態となり、出力トラン ジスタT1のペースがロウレベルとされることで MOSFBTQ18がオフ状態となる。これによ り、トランジスタT2は、出力端子。がロウレベ ルとされるまでの間MOSPBTQ17を介して ベース電波が供給されるため、オン状態となる。 したがって、出力端子。のレベルは、急速に引き 佐かれ、ロウレベルとなる。この出力嫡子。のロ ウレベルVω は、出力トランジスタT2のベース 電位とほぼ等しくなることから、出力トランジス タT2のベース・エミッタ電圧Vmェ 分だけシフ

そのゲートが上記出力トランジスタT1のベースに共通結合されるNチャンネルMOSPBTQ1 8が設けられる。出力トランジスタT1のエミックすなわち出力トランジスタT2のコレクタは、このバイボーラ・CMOSインバータ国路の出力始子。とされる。

バイポーラ・CMOSインバータ回路の入力値 子 1 がロウレベルとされるとき、出力トランジスタT 1 のベースはハルとなる。また、入力値子 1 がロウレベルとされることでMOSFBTQ17 がオフ状態となり、出力トランジスタT 1 のベースがハイレベルとされることでMOSFBTQ17 ながハイレベルとされることでMOSFBTQ1 8 がオン状をのベースを 1 とことが 1 でいる 1 でいる 2 でいる 3 でいる 2 でいる 3 でいる 2 でいる 2 でいる 2 でいる 3 でいる 2 でいる 3 でいる 2 でいる 3 でいる 2 でいる 3 でい 協子に結合されるとともに、パイポーラ・CMOSインパータ回路BN2(第2のパイポーラ・CMOSゲート回路)の入力婦子に結合される。パイポーラ・CMOSインパータ回路BN2の出力信号は、このパイポーラ・CMOSフリップフロップ回路の反転出力信号Qとされる。

ここで、BN1及びBN2等のバイボーラ・CMOSインバータ回路は、第5回に示されるトーラように、電源電圧Vccと電源電話Vssとの間でトーカー、電源では、では、ロークをでは、ロークをでした。 出力には、ロークをでした。 出力には、ロークをでいる。 出力には、ロークをでいる。 出力には、ロークをでいる。 出力には、ロークをでいる。 出力には、ロークをでいる。 出力には、ロークをでいる。 また、出力には、ロークンジスターとのはは、ロークンジスターとのでは、マースと配置性 Vssとの間には、

トされ、

VL = Vss + Ver 2

となる。つまり、バイボーラ・CMOSインバータ回路BN1及びBN2等は、その出力段がトーテムボール接続されるバイボーラトランジスタによって構成されることから、その動作が高速化されまた駆動能力が増大される反面、その出力信号 報幅が出力トランジスタT1及びT2のベース・エミッタ電圧分だけ圧縮される。

第1図において、バイボーラ・CMOSインバータ回路BN1及びBN2の出力婦子すなわちバイボーラ・CMOSフリップフロップ回路の非反転出力信号Q及び反転出力信号Qの間には、その入力婦子及び出力婦子が互いに交差接続される2個のCMOSインバータ回路)及びN2(第2のCMOSインバータ回路)が設けられる。

この実施例のバイポーラ・CMOSフリップフロップ回路において、クロック信号CKに従ってデータ保持用のラッチが状態辺移されるとき、上

的にはほぼ電源電圧Vcc及び電源電圧VssのようなCMOSレベルに拡大される。

クロック信号CKがハイレベルになると、CM OSクロックドインパータ回路CN2は非伝達状 鏡とされ、代わってCMOSクロックドインパー 夕回路CN1が伝達状態とされる。このため、入 カデータDは、CMOSクロックドインパータ団 路CN1によって反転された後、CMOSインバ ータ回路N3に伝達される。これにより、パイポ ーラ・CMOSインパー夕回路BN1及びBN2 の出力信号すなわち非反転出力信号Q及び反転出 力信号Qは、入力データDに従ったレベルとなる。 また、これらの非反転出力信号Q及び反転出力信 号Qのレベルは、一時的にパイポーラ・CMOS インバータ図路BNI及びBN2の出力トランジ スタのベース・エミッタ電圧分だけシフトされる が、前述のように、CMOSインパータ回路NI 及びN2の状態遷移が終了した時点でCMOSレ ベルに拡大される。

ところで、上記クロック信号CKがハイレベル

記バイポーラ・CMOSインバータ回路BN1及 びBN2の出力信号は、ほぼ同時に状態遷移されるように設計される。

次に、この実施例のパイポーラ・CMOSフリップフロップ回路の動作の概要を説明する。

とされるときデータ保持用のラッチの状態が反転される場合、前述のように、パイポーラ・CMOSインバータ回路BN1及びBN2の出力信号は同時に状態遷移されるため、パイポーラでCMOSインバータ回路N1とCMOSインバータ回路N2とCMOSインバータ回路BN2とCMOSインバータ回路BN2とCMOSインバータ回路BN2とCMOSインバータ回路BN2とCMOSインバータ回路BN2とCMOSインバータ回路BN2とCMOSインバータ回路BN2とCMOSインバータ回路N1の出力信号のレベルが異なることによって生ずる質過電波はほぼ抑制される。これにより、パイポーラ・CMOSフリップフロップ回路の低消費電力化が図られる。

以上のように、この実施例のバイポーラ・CMOSフリップフロップ回路は、データ保持用のラッチの相補出力信号を受ける2個のバイポーラ・CMOSインバータ回路BN1及びBN2を含む。これらのバイポーラ・CMOSインバータ回路の出力端子すなわちバイポーラ・CMOSフリップフロップ回路の非反転出力信号Qと反転出力信号

ことの間には、その入力娘子及び出力嬶子が互い に交差接続される2個のCMOSインパータ回路 N1及びN2が設けられる。さらに、クロック信 号CKに従って上記データ保持用のラッチが状態 選移されるとき、パイポーラ・CMOSインパー 夕回路BN1及びBN2の出力信号はほぼ同時に 状態遷移されるように設計される。このため、こ の実施例のパイポーラ・CMOSフリップフロッ プ回路は、パイポーラ・CMOSインパータ回路 BN1及びBN2を用いることで、その動作が高 速化される。また、これらのパイポーラ・C M O Sインバータ国路を用いることで、その出力信号 指幅は圧縮されようとするが、交差接続されるC MOSインパータ国路N1及びN2が設けられる ことで、出力信号振幅はCMOSレベルまで拡大 される。言うまでもなく、CMOSインパー夕目 路N1及びN2が交差接続され、センスアンプ形 遊とされることで、これらのCMOSインパータ **回路による出力信号振幅の拡大動作は、より高速** 化されるものである。

は、回路の簡素化が図られる。

第2図において、入力データDは、バイボーラ・CMOSクロックドインバータ国路BCN2 (第2のバイボーラ・CMOSゲート回路)の入力 協子に供給されるとともに、CMOSインバータ 回路N7よって反転された後、バイボーラ・CMOSクロックドインバータ回路BCN1 (第1の バイボーラ・CMOSゲート回路)の入力協子に 供給される。

ここで、BCN1及びBCN2等のバイボーラ・CMOSクロックドインバータ回路は、第6図に示されるように、電源電圧Vccと電源電圧Vssとの間にトーテムボール形態に設けられる出力トランジスタT3のベースと入力端子Iとの間には、PチャンネルMOSFBTQ5。Q6及びNチャンネルMOSFBTQ15。Q16からなるCMOSクロックドインバータ回路が設けられる。このCMOSクロックドインバータ回路が設けられる。このCMOSクロックドインバータ回路の入力端子は、上記入力場子Iに結合され、その非反転クロック入

(実施例2)

第2図には、この発明が適用されたバイボーラ・CMOSフリップフロップ回路の第2の実施例の回路図が示されている。また、第6図には、第2図のバイボーラ・CMOSフリップフロップ 回路を構成するバイボーラ・CMOSフリップフロックドインバータ回路の一実施例の回路図が示されている。以下、第2図及び第6図に従って、この実施例のバイボーラ・CMOSフリップフロップ回路の構成と動作の概要を説明する。なお、この実施例は、基本的には上記第1の実施例と異なる部分についてのみ説明を追加する。

この実施例のバイボーラ・CMOSフリップフロップ回路において、特に制限されないが、データ保持用のラッチは特別に扱けられず、非反転出力協子Q及び反転出力協子Qの間に及けられるCMOSインバータ回路N5及びN6が上記データ保持用のラッチを兼ねる。これにより、この実施例のバイボーラ・CMOSフリップフロップ回路

力端子及び反転クロック入力端子は、このパイポ ーラ・CMOSクロックドインパータ国路の非反 転クロック入力端子c及び反転クロック入力端子 一に結合される。出力トランジスタT3のエミッ タオなわち出力トランジスタで4のコレクタと出 カトランジスタT4のペースとの間には、Nチャ ンネルMOSFBTQ19及びQ20が直列形態 に投けられる。このうち、MOSFETQ19の ゲートは上記入力端子しに共通結合され、MOS FBTQ20のゲートは上記非反転クロック入力 端子cに共通結合される。出力トランジスタT↓ のベースと電源電圧Vssとの間には、そのゲート が上記出力トランジスタT3のベースに共通結合 されるNチャンネルMOSFBTQ21が設けら れる。さらに、出力トランジスタT3のベースと 電源電圧 Vasとの間には、そのゲートが上記反転 クロック入力端子cに共通結合されるNチャンネ ルMOSPBTQ22が設けられる。また、出力 トランジスタT4のベースと電源電圧Vsaとの間 には、そのゲートが上記反転クロック入力端子c

に共通結合されるNチャンネルMOSFETQ2 3が設けられる。出力トランジスタT3のエミッタすなわち出力トランジスタT4のコレクタは、 このパイポーラ・CMOSクロックドインバータ 図路の出力増子。とされる。

非反転クロック入力増子でに供給されるアロック人力増子でに供給され、反転クロック人力増子では、反転クロック信号がロウレベルとされ、反転クロック信号がハイレベルとされるとき、MOSFBTQ5、Q6をインパータ回路は非伝達状態となり、MOSFETQ2のかオフ状態となり、MOSFETQ2のかオフ状態となり、MOSFETQ2のかオフ状態となり、MOSクロックドインパータ回路は、キの出力トランジスタT3及びT4はともにカットでは、カー・ファクドインパータ回路は、キの出力といか、インピーダンス状態となり、非伝達状態とされる。

一方、非反転クロック入力竭子 c に供給される 非反転クロック信号がハイレベルとされ、反転ク

クドインバータ回路BCN1及びBCN2の非反 転クロック入力端子 c には、クロック信号CKが 共通に供給される。また、このバイポーラ・CM O Sクロックドインバータ回路の反転クロック 合子 c には、上記クロック信号CKのCMOS インバータ回路N8による反転信号すなわち反転 クロック信号 C K が共通に供給される。これにより、バイポーラ・CMOSクロックドインバータ 回路BCN1及びBCN2は、ともにクロック信号CKがハイレベルとされることで選択的に伝達 状態とされる。

バイボーラ・CMOSクロックドインバータ回路BCN1の出力信号は、このバイボーラ・CMOSフリップフロップ国路の非反転出力信号Qとされる。また、バイボーラ・CMOSクロックドインバータ回路BCN2の出力信号は、このバイボーラ・CMOSフリップフロップ回路の反転出力信号Qとされる。これらの非反転出力端子Q及び日か端子外互いに交差接続される2個のCMOSイ

ロック入力端子でに供給される反転クロック信号 がロウレベルとされるとき、MOSFETQ5. Q6及びQ15、Q16からなるCMOSクロッ クドインパータ回路は伝達状態とされる。また、 MOSFETQ20がオン状態となり、MOSF BTQ22及びQ23かともにオフ状態となるた め、出力トランジスタT3及びT4はカットオフ 状態を解かれる。これにより、このパイポーラ・ CMOSクロックドインパータ回路は伝達状態と され、その出力端子。のレベルは、上述のバイポ ーラ・CMOSインバータ回路と同様に、入力ぬ 子iに供給される入力信号を反転したレベルとな る。このとき、バイポーラ・CMOSクロックド インパータ回路の出力信号のレベルは、上記パイ ポーラ・CMOSインバータ回路と同様に、出力 トランジスタT3又はT4のペース・エミッタ電 圧分だけシフトされるが、出力トランジスタT3 及びT4によって、その動作は高速化され、その 駆動能力は大きくされる。

第2図において、バイポーラ・CMOSクロッ

ンバータ回路N5(第1のCMOSインバータ回路)及びN6(第2のCMOSインバーク回路)が設けられる。前述のように、これらのCMOSインバータ回路は、このバイボーラ・CMOSフリップフロップ回路のデータ保持用のラッチとしての機能を兼ね備える。

次に、この実施例のバイポーラ・CMOSフリップフロップ回路の動作の概要を説明する。

クロック信号CKがロウレベルとされるとき、バイポーラ・CMOSクロックドインバータ回路BCN1及びBCN2はともに非伝連状態とされる。したがって、CMOSインバータ回路N5及びN6からなるラッチは、入力データDのレベルとにかかわらず、クロック信号CKがロウレベルとされる直前の入力データDを保持する。この夕路BCN1及びBCN2の出力信号すなわち非反転出力信号Q及び反転出力信号すなわち非反転出力信号Q及び反転出力信号可信器は、出力トランジスタのベース・エミッタ電圧分だけ圧縮されるが、CMOSインバータ回路N5及び

6により、CMOSレベルに拡大される。

クロック信号CKがハイレベルとされると、パ イポーラ・CMOSクロックドインバータ回路B CN1及びBCN2はともに伝達状館とされる。 したがって、CMOSインパータ回路N5の入力 始子には、入力データDのインパータ回路N7に · よる反転信号のさらに反転された信号すなわち非 反転入力データ Dが供給される。また、CMOS インパータ回路NGの入力端子には、入力データ Dの反転信号が供給される。これにより、非反転 出力信号Q及び反転出力信号Qは、入力データD に従ったレベルとされる。このとき、上述の場合 と同様に、非反転出力信号Q及び反転出力信号Q の信号振幅は、パイポーラ・CMOSクロックド インパータ同路の出力トランジスタのペース・エ ミッタ電圧分だけ圧縮されるが、CMOSインパ - 夕国路N5及びN6の状態遷移が終了した時点 で、CMOSレベルに拡大される。

以上のように、この実施例のパイポーラ・CM OSフリップフロップ回路は、クロック信号CK

インパータ国路 N 5 及び N 6 の状態遷移が終了することで、殺終的に C M O S レベルまで拡大される。 つまり、この実施例のパイポーラ・C M O S フリップフロップ回路は、比較的簡単な回路構成とされるにもかかわらず、上記第 1 の実施例と同様な効果を持つものである。

以上の二つの実施例に示されるように、この発明をバイポーラ・CMOSゲート国路を基本構成とするマイクロコンピュータ等の半導体集積国路装置に適用することで、次のような効果が得られる。すなわち、

(1)マイクロコンピュータ等に内蔵されるパイポーラ・CMOSフリップフロップ国路等において、一対の相補出力信号を伝達する2個のパイポーラ・CMOS複合ゲート回路の出力端子の間に、交差接続される2個のCMOSインバータ回路を設けることで、パイポーラ・CMOSフリップフロップ回路の動作の高速化と駆動能力の増大を図りつつ、その出力信号振幅をCMOSレベルに拡大できるという効果が得られる。

に従って入力データD又はその反転信号を選択的 に伝達する 2 個のパイポーラ・C M O S クロック ドインパータ回路BCNI及びBCN2を含む。 これらのパイポーラ・CMOSクロックドインパ - 夕回路の出力信号は、それぞれこのパイポーラ ・CMOSフリップフロップ回路の非反転出力信 号Q及び反転出力信号Qとされる。非反転出力値 子Qと反転出力端子Qとの間には、その入力端子 及び出力嫡子が互いに交差接続される2個のCM OSインパータ回路N5及びN6が設けられる。 これらのCMOSインパータ回路は、このパイポ ーラ・CMOSフリップフロップ回路のデータ保 持用のラッチを兼ねる。これにより、このバイボ ーラ・CMOSフリップフロップ回路の保持状態 は、クロック信号CKがハイレベルとされるとき 入力データDに従って遷移される。このとき、非 反転出力信号 Q 及び反転出力信号 Q の信号振幅は、 パイポーラ・CMOSクロックドインパータ国路 BCN1及びBCN2の出力トランジスタのベー ス・エミッタ電圧分だけ圧縮されるが、CMOS

②上記(1)項により、パイポーラ・CMOSフリップフロップ回路の出力増子から後度の論理ゲート 国路までの配線長の制限距離を延長し、またその 後段に多入力論理ゲート国路を設けることができ る等、パイポーラ・CMOSフリップフロップ国 路の後及国路に係る制約を解くことができるとい う効果が得られる。

©上記(山頂及び四項により、バイボーラ・CMO Sフリップフロップ回路等を含むマイクロコンピュータ等の動作の高速性を維持しつつ、その設計 自由度を大きくすることができるという効果が得 られる。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、この発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、第1図の回路図において、データ保持用ラッチを2個のCMOSインバータ回路によって構成し、それぞれの前段にCMOSクロックドインバータ回路を設けるようにしてもよい。

また、第1図及び第2図の実施例において、入力ープータ D は反転信号であってもよいし、 パイポーラ・C M O S フリップフロップ回路の間様にフロップのあるよい。 同様のであってもよい。 同様のフロップののであれるのであるが、 第3回路のであれるのでのであれるのでのであれる。 「の M O S クロックを M O S クロックののののであれる。 「の M O S クロックのののののであれる。 「の M O S クロックに アクロックに アクロックを の と M O S クロックに アクロックに アクロックを の である。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるマイクロコンピュータ等のバイボーラ・CMOSフリップフロップ回路に適用した場合について説明したが、それに限定されるものではなく、例えば、マイクロコンピュータ等の信号分配回路やバイボ

を増大させることができるとともに、後段国路に 係る制約を解き、その設計自由度を大きくするこ とができるものである。

4. 関面の簡単な説明

第1図は、この発明が適用されたバイボーラ・ CMOSフリップフロップ回路の一実施例を示す 同路図、

第2図は、この発明が適用されたバイポーラ・ CMOSフリップフロップ回路の第2の実施例を 示す回路図、

第3図は、第1図及び第2図のバイボーラ・C MOSフリップフロップ回路に含まれるCMOS インバータ回路の一実施例を示す回路図、

第4図は、第1図のパイポーラ・CMOSフリップフロップ回路に含まれるCMOSクロックドインパータ回路の一実施例を示す回路図、

第5図は、第1図のパイポーラ・CMOSフリップフロップ回路に含まれるパイポーラ・CMOSインパータ回路の一実施例を示す回路図、

第6図は、第2図のパイポーラ・CMOSフリ

ーラ・CMOS複合ゲート回路を用いた他のプロックにも適用できる。また、同様なバイポーラ・CMOS複合ゲート回路を含むバイポーラ・CMOS型RAM等の半導体配便装置や各種のディジクル集積回路装置にも適用できる。木発明は、少なくとも相補借号を伝逸する1対以上のバイボーラ・CMOSゲート回路を含む半導体集積同路装置に広く適用できる。

(発明の効果)

本際において閉示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。すなわち、マイクロコンピュータ等に内膜されるパイポーラ・CMOSフリップフロップ回路等において、一対の相補出力信号を伝達する2個のバイポーラ・CMOS複合ゲート回路の出力強子の間に、交差接続される2個のCMOSインバータ回路を設けることで、その出力信号振幅をCMOSレベルまで拡大することができるため、バイポーラ・CMOSフリップフロップ回路等の高速性を維持しつつ、その駆動能の

ップフロップ回路に含まれるパイポーラ・CMO Sクロックドインパータ回路の一実施例を示す回路図、

第7図は、この発明に先立って本願発明者等が 開発したパイポーラ・CMOSフリップフロップ 関数の固路図である。

N1~N10・・・CMOSインバー夕団路、CN1~CN4・・・CMOSクロックドインバー夕回路、BN1~BN4・・・バイボーラ・CMOSインバー夕回路、BCN1、BCN2・・・バイボーラ・CMOSクロックドインバー夕回路、T1~T4・・・NPN型バイボーラトランジスタ、Q1~Q6・・・PチャンネルMOSPSTRT。

代理人弁理士 徳若 光政



